СУЭБ ИВТ СО РАН |
А.М.Федотов |
RISC (Restricted (Reduced) Instruction Set Computer - компьютер с сокращенным набором команд) - архитектура процессора, в которой быстродействие увеличивается за счет упрощения инструкций, чтобы их декодирование было более простым, а время выполнения - короче. В процессорах с RISC-архитектурой используется ограниченный набор быстрых команд. Каждая команда RISC-процессора должна выполняться за один машинный такт. Это облегчает повышение тактовой частоты и делает более эффективной суперскалярность (распараллеливание инструкций между несколькими исполнительными блоками). В таких микропроцессорах содержится меньшее количество транзисторов, что снижает их стоимость и энергопотребление. При этом, как правило, повышается их производительность. Архитектура RISC является основой современных высокопроизводительных ЭВМ.
© 2013-2024, Евразийский национальный университет им. Л.Н.Гумилева, Астана © 2007-2024, Новосибирский государственный университет, Новосибирск © 1998-2024, Институт вычислительных технологий СО РАН, Новосибирск © 1998-2024, Федотов А.М. |
ФИТ НГУ НГУ ЕНУ им.Гумилева ИВТ СО РАН |